alternative text

图像仅供参考,请参阅产品规格书

  • https://www.hqchip.com/Public/img/nob.png

时钟缓冲器,驱动器 ON MC100LVEP210FARG

  • 品       牌:ON(安森美)
  • 型       号: MC100LVEP210FARG
    点击复制
  • 商品编号: G4140644
    点击复制
  • 封装规格: 32-LQFP
    点击复制
  • 商品描述: IC CLK/DRVR DUAL DIF 1:5 32-LQFP

  • 商品详情
  • 技术文档
热销型号1 / 3

替代参考( 推荐替代型号供参考,请核对商品参数后再下单 )

图片 型号/品牌 描述 技术文档 库存 参考价格 对比 操作
型号:MC100LVEP210FARG
品牌:ON(安森美)
Clock/Timing - Clock Buffers, Drivers
时钟缓冲器,驱动器 ON MC100LVEP210FARG
数据手册 0(1起订)
---
当前型号询价

MC100LVEP210FARGON 设计生产,在 华秋商城 现货销售,并且可以通过 等渠道进行代购。 MC100LVEP210FARG 价格参考¥ 0 。 ON MC100LVEP210FARG 封装/规格: LQFP32, MC100LVEP210 是一款低歪曲率 1:5 双路差分驱动器,在设计时考虑到了时钟分配。如使用 VBB 输出,ECL/PECL 输入信号可以是差分或单端信号。信号被扇出到 5 个相同的差分输出。当 EP210 在 PECL 模式下运行时,可以使用 HSTL 输入。LVEP210 可特别保证低输出对输出歪曲率。优化的设计、布局和处理可最大程度降低器件内和器件之间的歪曲率。为了确保达到严格的歪曲率规范,即使只使用一个输出,差分输出的两端也需要同样端接到 50Ω。如果未使用输出对,则两个输出都可以保持开路状态(未端接),而不影响歪曲率。与大多数其他 ECL 器件一样,MC100LVEP210 可在 PECL 模式下由正向 VCC 电源供电。因此,在 +3.3 V 或 +2.5 V 系统中使用 LVEP210,可实现高性能的时钟分配。单端 CLK 输入运行限于 PECL 模式下 VCC ≤ 3.0 V,或 NECL 模式下 VEE ≤ -3.0 V。设计人员可利用 LVEP210 的性能在背板或主板上分配低歪曲率时钟。在 PECL 环境中,通常使用串行或戴维宁线路终端,因为它们无需额外的电源。有关使用 PECL 的更多信息,设计人员应参考应用注释 AN1406/D。。你可以下载 MC100LVEP210FARG 中文资料、引脚图、Datasheet数据手册功能说明书,资料中有 时钟缓冲器/驱动器 详细引脚图及功能的应用电路图电压和使用方法及教程



手机版: MC100LVEP210FARG

Copyright ©2012-2025 hqchip.com.All Rights Reserved 粤ICP备14022951号工商网监认证 工商网监 营业执照